Meilleurs Soytich Porte-bidons 2022

Modèles de défauts simples et cmos CMOS

Le modèle de défaut Single Stuck décrit le cas d'un défaut qui empêche un composant de fonctionner. Le défaut est isolé en un seul composant, et il est causé par une seule source. Ce type de modèle de défaut est plus courant dans les moteurs et autres composants électriques. Heureusement, il existe des tests simples pour déterminer si un composant est bloqué ou non.

CMOS Stuck-at Fault Model

Le modèle de défaut unique Stuck-AT est une approche de test structurel qui utilise un ensemble limité de vecteurs de test. Il suppose qu'une seule entrée et une sortie seront défectueuses à la fois. En conséquence, il n'est pas approprié pour tous les modèles de défaut CMOS.

Cette méthode nécessite un vecteur de test unique et réduit le temps de test par une marge significative. Il élimine également la complexité de la génération de tests. Le coût de la génération de deux séquences de test ou plus est élevé et la complexité de la génération de vecteurs de test robustes est encore plus élevée. Dans un modèle de défaut unique, le vecteur de test CMOS est le seul vecteur de test qui doit être créé.

CMOS Stuck-AT Fault Detection par un seul vecteur de test

Dans les circuits numériques, la détection de défauts coincée par une méthode de vecteur à test unique n'est pas toujours fiable. Alors que le modèle classique de défauts coincé couvert de nombreux types de défauts, des études ont montré qu'un nombre significatif de défauts probables ne peut pas être couvert par cette méthode. En particulier, la détection de défaut CMOS coincée nécessite deux vecteurs de test, pas seulement un.

Une autre technique de conception de CMOS testable détecte les défauts bloqués à l'aide d'un seul vecteur de test. Cette technique peut réduire considérablement le temps de test et éliminer la complexité associée à plusieurs vecteurs de test. Cette méthode nécessite que le nœud de sortie d'une porte CMOS soit connecté à l'alimentation et à la masse. La résistance des nœuds de sortie doit être supérieure aux portes de la résistance. Ce rapport doit être similaire au rapport de résistance ON de la charge des portes.

La détection des CMOS coincée par des défauts par la méthode de vecteur unique peut être utilisée dans la conception de microprocesseurs à base de CMOS. Il est plus efficace que les tests aléatoires. Contrairement aux tests aléatoires, la détection des défauts ouverts bloqués par une méthode vectorielle à test unique peut détecter plusieurs défauts d'ouverture bloqués dans un seul dispositif.

CMOS Stuck-AT Fault Detection par un test de chargement asymétrique

Un test de chargement asymétrique est une méthode efficace de détection de défaut à cycle unique. Il détecte un défaut coincé qui est indétectable avec les tests standard. De plus, le test de charge asymétrique donne un seul ensemble de test compact utile pour la détection des défauts.

Un test de charge asymétrique applique un signal à la puce dans les modes de balayage et fonctionnels. Les capacités d'entrée et de sortie sont modifiées en conséquence en deux cycles, et le dispositif est considéré comme ayant un défaut coincé lorsqu'ils montrent une transition de 1 à 0 du dernier changement vers le cycle de capture. Cependant, le test de charge asymétrique peut ne pas détecter tous les types de défauts. Il peut être limité par les contraintes de CPU ou par la taille du vecteur de test. Par conséquent, le test doit être effectué à grande vitesse afin d'obtenir les meilleurs résultats.

Pour atteindre un meilleur taux de détection, des tests de charge asymétrique peuvent être appliqués aux tests à cycle unique. De cette façon, les tests sont garantis pour détecter les défauts collés sans utiliser de simulations logiques. Un autre avantage des tests de charge asymétrique est qu'ils peuvent détecter un plus grand nombre de défauts que les tests à cycle unique. Ceci est particulièrement avantageux lorsque le test est conçu pour la production à grande échelle.

Ce test augmente également la couverture des défauts de transition indétectables en pontant les défauts. Le flux de génération d'essai est représenté sur la Fig. 1. Dans l'ensemble initial, les défauts de transition cible sont des défauts de pontage. La deuxième phase du test est le test de chargement asymétrique.

Une méthode utilisée pour réduire le nombre de tests pour la détection de défauts Stuck-AT à CMOS est appelée procédure de réorganisation. L'ensemble de tests pour cette méthode est composé de 183 tests à cycle unique et 48 tests de détection de défaut de transition. Ces deux ensembles de test sont ensuite réorganisés pour réduire le nombre total à 230.

Le benchmark ISCAS-89 a des défauts de pontage dans chaque ligne et valeur. Il peut être initié par un changement dans les registres ou les coussinets de l'appareil. Il nécessite également un cycle d'initialisation qui définit la valeur initiale du défaut. Un test supplémentaire appelé test IDDQ mesure le courant d'alimentation au repos et peut détecter les défauts indétectables par le test logique statique.

Les tests de charge asymétrique peuvent être un outil utile pour la détection de défauts CMOS unique. Ils sont également utiles pour identifier la transition indétectable et les défauts de pontage à quatre voies. Cependant, les tests de charge asymétrique ont des limitations et doivent être exécutés dans des conditions contrôlées.

Dans les tableaux 2 et 3, les ensembles de tests de pontage sont répertoriés dans la deuxième ligne pour chaque circuit. Dans l'ordre de ces tableaux, les circuits reçoivent des nombres croissants en fonction de la couverture des défauts de transition. Un circuit avec une couverture de défaut de transition inférieure a deux cercles, tandis que l'un avec une couverture plus élevée a un seul cercle.



FENET Ludovic


Moniteur VTT chez Bureau de la montagne du Salève / Télépilote de drone diplômé de la DGAC
Compétences
Sports Psychology
Independence
Team Spirit
Outdoors
Entraîneur sportif
Moniteur-Guide
Conseil en développement de l'activité
Telepilote

📧Email | 📘 LinkedIn